I de kommende årene vil fokuset på stasjonære og serverprosessorer skifte mindre mot frekvenser og mer mot Hvor mange kjerner får plass i hver brikke?Lekkasjer om den kommende AMD Zen 6-arkitekturen peker nettopp i den retningen: en intern redesign som maksimerer den tilgjengelige plassen i hver CCD, uten å måtte introdusere en ny sokkel eller endre plattformen fullstendig.
Det som er slående med disse dataene er ikke bare det vanlige generasjonsspranget, men det faktum at AMD ville være villig til å bryte barrieren med 8 kjerner per brikkesett som den har brukt siden Zen 2. Hvis det bekreftes, vil hjertet i den neste Ryzen og EPYC være tettere, med flere kjerner og mer L3-cache på praktisk talt samme silisiumoverflate, noe som kan ha en direkte innvirkning på forbruker- og profesjonsmarkedet i Spania og resten av Europa.
Fra 8 til 12 kjerner per brikkesett: den nye CCD-en til Zen 6
De ulike lekkasjene er enige om ett hovedpunkt: Hver Zen 6 CCD ville integrere 12 CPU-kjerner og 48 MB L3-hurtigbuffer.Dette representerer en økning på 50 % i både antall kjerner og mengden L3-cache sammenlignet med den klassiske konfigurasjonen med 8 kjerner og 32 MB som har blitt gjentatt i Zen 2, Zen 3, Zen 4 og Zen 5.
Denne økningen åpner døren for forbrukerprosessorer med opptil 24 kjerner og 96 MB "flat" L3-hurtigbuffer gjennom den vanlige konfigurasjonen med to brikkesett. I en stasjonær PC rettet mot innholdsproduksjon, hjemmevirtualisering eller krevende spill, ville det å ha det kjernetaket på AM5-plattformen sette AMD i en svært konkurransedyktig posisjon mot Intel-alternativerDette gjelder også i markeder som Spania, hvor avansert utstyr har blitt mer vanlig.
I det profesjonelle miljøet går spillet enda lenger. En mer tungt belastet CCD tillater design av EPYC-CPUer med høyere totalt antall kjerner ved bruk av færre brikkerEller oppretthold antallet CCD-er og øk antallet tråder for AI, dataanalyse eller intensive virtualiseringsarbeidsbelastninger. Å redusere antallet komponenter per prosessor, men gjøre hver enkelt mer kapabel, forenkler topologien og kan hjelpe med termisk styring.
Foreløpig er hele dette scenariet basert på uoffisiell informasjon, selv om kildene peker i samme retning: Hoppet fra 8 til 12 kjerner per brikkesett ville være mulig.AMD har ennå ikke detaljert den nøyaktige konfigurasjonen av Zen 6, så det er lurt å ta denne informasjonen med forsiktighet inntil det kommer formelle kunngjøringer.
En tettere 2nm CCD: 76 mm² for 12 kjerner og 48 MB L3-hurtigbuffer
Utover kjerneantallet er et av aspektene som har fått mest oppmerksomhet den estimerte størrelsen på den nye CCD-en. Lekkede data tyder på at Zen 6-brikken vil være rundt... 76 mm² overflate, sammenlignet med omtrent 71 mm² for Zen 5. På papiret er den arealveksten på 7 % beskjeden sammenlignet med spranget i interne ressurser.
Nøkkelen er i TSMC N2 produksjonsprosessDet vil si 2 nm-prosessen som CPU-brikkesettet ville bli produsert ved. Den høyere transistortettheten sammenlignet med Zen 5 N4-noden ville tillate flere kjerner og hurtigbuffer uten å øke størrelsen betydelig, slik at en 12-kjerners, 48 ​​MB CCD Den ville bare være noen få kvadratmillimeter større enn den nåværende 8-kjerners prosessoren med 32 MB.
Når jeg ser tilbake, blir fokusendringen tydeligere. Med Zen 3, produsert med en 7nm-prosess, en 8-kjerners CCD med 32 MB L3-cache okkupert rundt 83 mm²Zen 4, ved 5 nm, reduserte dette tallet til omtrent 72 mm² samtidig som den interne konfigurasjonen ble opprettholdt, og Zen 5 forbedret designet ytterligere til omtrent 71 mm² med N4. Nå, med Zen 6, er ideen ikke lenger så mye å redusere arealet, men dra nytte av noden til å få plass til mer innhold i en litt større dyse.
Denne balansen mellom størrelse og kapasitet har klare økonomiske implikasjoner. Å holde chipleten relativt kompakt bidrar til å spare et godt antall CCD-er per wafer, noe som forbedrer produksjonskostnadene og silisiumutnyttelsen. For sluttbrukeren betyr dette mer spillerom til å tilby prosessorer med mange kjerner uten at prisen skyter i været.
Et annet relevant poeng fra disse lekkasjene er at Zen 6 ville fortsatt passe inn i AM5-plattformenÅ opprettholde kompakte dimensjoner og rimelige termiske krav gjør det enklere for hovedkort og kjølesystemer som allerede er installert i Spania og Europa å forbli gyldige, noe som er viktig for de som planlegger å oppgradere CPU-en sin uten å endre resten av utstyret.
Fra Zen 2 til Zen 6: hvordan chiplet-konseptet utvikler seg
For å forstå omfanget av den foreslåtte endringen, er det nyttig å gjennomgå AMDs historie med sine modulære design. Zen 2 introduserte chiplet-konseptet I Ryzen-serien, med 2 × 4-kjerners CCD-er (8 totalt) og 32 MB L3-hurtigbuffer, med et omtrentlig areal på 77 mm² i 7 nm, representerte det et brudd med tradisjonelle monolittiske brikker.
Zen 3 beholdt de 8 kjernene og 32 MB, men omorganiserte den interne hurtigbufferstrukturen: Alle kjernene delte deretter en enkelt L3-blokkI stedet for å jobbe med to separate delsett, økte CCD-størrelsen til omtrent 83 mm², men til gjengjeld ble interne latenser redusert og spill- og multitasking-ytelsen ble betydelig forbedret.
Med Zen 4 og Zen 5 valgte selskapet å beholde formelen med 8 kjerner og 32 MB L3-cache per brikkesett, med fokus på forbedre produksjonsprosesser (5 nm og 4 nm) og justere størrelsen på brikken. Resultatet var en gradvis reduksjon av arealet til rundt 71–72 mm², med forbedringer i effektivitet og frekvenser, men uten å endre den grunnleggende enheten som støttet rekkevidden.
Hvis Zen 6 endelig tar i bruk en 12-kjerners CCD og 48 MB L3-cache, vil vi se på første store redesign av den nøkkelkomponenten siden 2019Det ville ikke handle om å endre sokkelen eller gi produktet nytt navn, men om å modifisere hva som faktisk passer i hver brikkesett, og opprettholde den modulære filosofien som har definert Ryzen og EPYC de siste årene.
Dette trinnet vil tillate AMD å spille med mye mer fleksible konfigurasjoner: fra stasjonære modeller med én brikke og 10 eller 12 kjerner til varianter med to CCD-er som når 20 eller 24 kjerner uten å komplisere designet for mye. I høytytende servere og arbeidsstasjonerÅ legge til flere kjerner per CCD passer inn i trenden med å øke tettheten uten å øke antall brikker per prosessor.
Latens, hurtigbuffer og 3D V-Cache: hva som endres i ytelse
Å legge til flere kjerner til hver brikkesett påvirker ikke bare det totale antallet tråder. Det endrer også hvordan de behandles. Kjernene kommuniserer med hverandre og får tilgang til dataeneVed å dele en enkelt 48 MB L3-cache på tvers av 12 kjerner, reduseres behovet for at trafikken må hoppe fra én CCD til en annen, noe som vanligvis straffer latens og kompliserer trådplanlegging under visse arbeidsbelastninger.
I svært parallelle scenarier – kompilering, rendering, lette virtuelle maskiner eller rett og slett arbeid med flere tunge applikasjoner samtidig – kan denne integrasjonen bidra til å mer arbeid løses i én enkelt brikkeFærre CCD-kryssinger resulterer vanligvis i mer konsistente responstider og bedre bruk av den delte hurtigbufferen, forutsatt at operativsystemet er i stand til å distribuere tråder godt.
Økningen i L3-cache fra 32 til 48 MB per brikkesett svarer til behovet for å drive et større antall kjerner. Hvis bare antallet kjerner ble økt uten å utvide hurtigbufferenDet ville lett bli en flaskehals for tilgang til hovedminne under visse arbeidsbelastninger. Tallet på 48 MB presenteres som en rimelig mellomting: mer kapasitet til å holde data nær CPU-en, men uten å gjøre CCD-en for stor eller kompleks å produsere.
I tillegg til alt dette er muligheten, som allerede er nevnt i flere lekkasjer, for å se Zen 6-versjoner med 3D V-CacheI nåværende generasjoner stabler AMD en ekstra L3-cache-brikke oppå brikkesettet for å mangedoble den tilgjengelige cachen, en teknikk som har vist seg effektiv i spill. Anvendt på den nye 12-kjerners arkitekturen, sies dette å... opptil 144 MB L3 per CCD (48 MB basis + 96 MB stablet), noe som ville plassere CPU-ene med to brikker på rundt 288 MB nivå 3.
Innen spillbransjen, spesielt i titler som er sterkt avhengige av hvordan hurtigbufrede data håndteres, Denne kombinasjonen av flere kjerner og mer lokalt nivå 3 Dette kan bidra til å stabilisere bilder og redusere latenstopper i travle scener. For profesjonelle oppgaver – fra videoredigering til simuleringer – fører det vanligvis til mer forutsigbare behandlingstider å ha mer data «nærmere» kjernene.
Forventet innvirkning på Ryzen, EPYC og det europeiske markedet
Veikartene som har sirkulert, posisjonerer Zen 6 som grunnlag for fremtidige familier som Olympic Ridge stasjonær datamaskin y Medusa Point på bærbare datamaskinermed en tidshorisont som peker mot 2026. Selv om de kommersielle navnene og spesifikke seriene for Europa ennå ikke er ferdigstilt, virker den generelle retningen klar: flere kjerner per brikkesett som hjørnesteinen i tilbudet.
På stasjonære PC-er vil dette tillate AMD å presse mellomklassen mot 10- eller 12-kjernekonfigurasjoner i modeller med én CCD, og ​​konfigurasjonene med to brikkesett er reservert for 16, 20 eller 24 kjerner. For brukere i Spania som De setter sammen sitt eget lag Eller hvis de bare oppgraderer prosessoren, er muligheten for å få tilgang til flere kjerner i prisklassen som tradisjonelt okkuperes av 6 og 8 kjerner spesielt attraktiv.
I bærbare datamaskiner er tilnærmingen annerledes fordi designene har en tendens til å være mer integrerte, og prioriteten er å begrense strømforbruket. Likevel åpner tetthetsspranget som tilbys av 2nm-noden døren for tynne og lette enheter med mer flerkjerneytelsedesignet for produktivitet, avanserte kontorapplikasjoner og lysredigering, svært vanlig bruk blant fagfolk og studenter i Europa.
Innen servere og datasentre, segmenter der AMD har fått fotfeste i Spania og andre EU-land, passer en 12-kjerners CCD inn i en strategi basert på Mer ytelse per watt og per rackenhetFærre brikker per CPU, men med mer kraft hver, forenkler interne sammenkoblinger og kan legge til rette for kjøling i rack med høy tetthet.
I mangel av offisielle detaljer om KPI og frekvenser, peker lekkasjer på tosifrede forbedringer i syklusytelse Sammenlignet med Zen 5 er muligheten for å oppnå små frekvensøkninger samtidig som strømforbruket holdes under kontroll takket være 2nm-prosessen allerede et pluss. Hvis denne kombinasjonen av flere kjerner, mer hurtigbuffer og bedre IPC blir en realitet, vil presset på konkurrentene være betydelig på tvers av alle segmenter.
Strømforbruk, minne og tekniske aspekter å se opp for i Zen 6
Et tilbakevendende spørsmål når man diskuterer å legge til kjerner og hurtigbuffer er hva som skjer med energiforbruket. Informasjonen som er utgitt så langt tyder på at Det ville ikke være noen drastiske TDP-økninger sammenlignet med Zen 5 i sammenlignbare områder. Hoppet til node N2 bør gi mulighet for å kompensere for det større antallet transistorer med høyere effektivitet per watt.
I minnedelen er muligheten for en Forbedret kontroller for å stabilisere og ytterligere optimalisere RAM-frekvenserVed å opprettholde den klassiske tokanalskonfigurasjonen på forbrukerplattformer, er et mer raffinert minnesubsystem merkbart i både spill og profesjonelle applikasjoner som håndterer store datamengder.
Utover tallene ligger utfordringen i hvordan alt kombineres i det endelige produktet. En tettere chiplet trenger mer enn bare en god produksjonsprosessDen har også nøye design av strømforsyning, varmefordeling og intern ruting for å unngå flaskehalser. AMDs tidligere erfaring med Zen 3 og varianter med 3D V-Cache indikerer at selskapet allerede har adressert noen av disse utfordringene.
I europeisk sammenheng, hvor energieffektivitet og forbruksreguleringer blir stadig viktigere, å tilby mer ytelse uten å skyte i været på strømregningen Dette er et viktig argument for både enkeltpersoner, bedrifter og datasentre. Hvis Zen 6 klarer å opprettholde et lignende strømforbruk som Zen 5, samtidig som antallet kjerner per brikkesett økes, kan den passe godt inn i gjeldende EU-forskriftskrav.
Det er imidlertid verdt å huske at tilgjengelige data kommer fra lekkasjer og prognoser som kan bli justert når AMD offisielt avduker arkitekturen. Inntil da bør alt relatert til endelig kjerneantall, hurtigbufferstørrelser og frekvenser tolkes med en viss forsiktighet.
Med all informasjonen som har blitt lekket, Zen 6 ser ut til å bli en generasjon fokusert på å øke tettheten og fleksibiliteten til chipletsMer enn i endringer som er synlige utenfra, peker den potensielle overgangen til 12 kjerner og 48 MB L3-cache per CCD, bruken av TSMCs 2nm-prosess og opprettholdelsen av et svært kompakt kretsområde mot en plattform som er klar til å tilby flere kjerner og mer cache uten å kreve en fullstendig systemoverhaling. Hvis selskapet klarer å oversette disse ideene til kommersielle produkter og opprettholder AM5-kompatibilitet, kan brukere og bedrifter i Spania og Europa dra nytte av en rekke prosessorer som er i stand til bedre skalering av kjerner, kontrollere strømforbruket og fortsette å stole på det samme økosystemet av hovedkort og kjølesystemer.
